CMOS(相補型金属酸化膜半導体)は、集積回路を構築するための主要な技術です。p型とn型のMOSFETの相補的なペアを使用して論理ゲートを構築します。その主な利点は、静的消費電力が非常に低いことです。 トランジスタ 定常状態では、このペアのスイッチは常にオフになっているため、スイッチング遷移時を除いて電流の流れは最小限に抑えられます。

(画像はイメージです)
CMOS(相補型金属酸化膜半導体)は、集積回路を構築するための主要な技術です。p型とn型のMOSFETの相補的なペアを使用して論理ゲートを構築します。その主な利点は、静的消費電力が非常に低いことです。 トランジスタ 定常状態では、このペアのスイッチは常にオフになっているため、スイッチング遷移時を除いて電流の流れは最小限に抑えられます。
インバータなどのCMOSロジックゲートは、PMOS(p型)トランジスタとNMOS(n型)トランジスタの両方で構成されています。PMOSトランジスタは正電源(Vdd)に接続され、NMOSトランジスタはグランド(GND)に接続されます。これらのゲートは入力として接続され、ドレインは出力として接続されます。入力が低い場合(ロジック0)、PMOSトランジスタがオンになり、NMOSがオフになり、出力はVdd(ロジック1)まで高くなります。逆に、入力が高い場合(ロジック1)、PMOSがオフになり、NMOSがオンになり、出力はGND(ロジック0)まで低くなります。
安定状態(出力がハイまたはロー)では、トランジスタの1つがオフになり、電源とグランド間の抵抗値が非常に高くなります。つまり、電流はほとんど流れず、静的消費電力は極めて低くなります。電力は主にトランジスタの状態が切り替わるときに消費されます。この特性により、CMOS技術はバッテリー駆動デバイスや、放熱管理が重要な課題となる高密度集積回路の製造に理想的なものとなりました。世代を重ねるごとにトランジスタの小型化と高速化が進むCMOSのスケーラビリティは、ムーアの法則とデジタル革命の原動力となっています。
ボットによるトラフィック(現在1日あたり4万件以上)を排除するため、このコンテンツはコミュニティメンバー限定となっています。
> ログイン < または > 登録 < (100%無料)でこれにアクセスできます。他のすべての制限付きコンテンツとツールも同様です。
相補型金属酸化膜半導体(CMOS)
(日付が不明または関連性がない場合、例えば「流体力学」などでは、その注目すべき出現時期の概算値が提示されます。)
フルサイズの画像とダウンロードは、登録会員のみが100%無料で利用できます。
> ログイン <