(यह छवि केवल उदाहरण के लिए बनाई गई है)
CMOS (कॉम्प्लिमेंट्री मेटल-ऑक्साइड-सेमीकंडक्टर) एकीकृत परिपथों के निर्माण के लिए प्रमुख तकनीक है। यह लॉजिक गेट बनाने के लिए p-टाइप और n-टाइप MOSFET के पूरक युग्मों का उपयोग करता है। इसका प्राथमिक लाभ बहुत कम स्थिर विद्युत खपत है, क्योंकि एक ट्रांजिस्टर स्थिर अवस्था के दौरान इस युग्म में करंट हमेशा बंद रहता है, जिसके परिणामस्वरूप स्विचिंग संक्रमणों को छोड़कर न्यूनतम करंट प्रवाह होता है।
A CMOS logic gate, such as an inverter, is constructed with both a PMOS (p-type) and an NMOS (n-type) ट्रांजिस्टर. The PMOS transistor is connected to the positive voltage supply (Vdd), and the NMOS transistor is connected to ground (GND). Their gates are tied together as the input, and their drains are tied together as the output. When the input is low (logic 0), the PMOS transistor turns on, and the NMOS turns off, pulling the output high to Vdd (logic 1). Conversely, when the input is high (logic 1), the PMOS turns off, and the NMOS turns on, pulling the output low to GND (logic 0).
स्थिर अवस्था (आउटपुट उच्च या निम्न) में, ट्रांजिस्टरों में से एक बंद रहता है, जिससे बिजली आपूर्ति और ग्राउंड के बीच एक अत्यंत उच्च प्रतिरोध पथ बनता है। इसका अर्थ है कि वस्तुतः कोई धारा प्रवाहित नहीं होती, जिसके परिणामस्वरूप अत्यंत कम स्थिर ऊर्जा खपत होती है। बिजली की खपत मुख्य रूप से तभी होती है जब ट्रांजिस्टर अवस्था बदलते हैं। इस विशेषता ने CMOS तकनीक को बैटरी से चलने वाले उपकरणों और उच्च घनत्व वाले एकीकृत परिपथों के निर्माण के लिए आदर्श बना दिया, जहाँ ऊष्मा अपव्यय का प्रबंधन एक महत्वपूर्ण चुनौती है। CMOS की स्केलेबिलिटी, जो प्रत्येक पीढ़ी के साथ छोटे और तेज़ ट्रांजिस्टरों की अनुमति देती है, मूर के नियम और डिजिटल क्रांति का मूल कारण रही है।
पूरक धातु-ऑक्साइड-अर्धचालक (सीएमओएस)
(यदि तिथि अज्ञात है या प्रासंगिक नहीं है, उदाहरण के लिए "द्रव यांत्रिकी", तो इसके उल्लेखनीय उद्भव का एक अनुमानित आंकड़ा प्रदान किया गया है)
पंजीकृत सदस्यों के लिए पूर्ण आकार की छवियाँ और डाउनलोड 100% निःशुल्क उपलब्ध हैं।
> लॉग इन करें <
