Maison » Meilleures invites d'IA pour l'ingénierie électrique

Meilleures invites d'IA pour l'ingénierie électrique

L'IA incite à l'ingénierie électrique
Incitations à l'utilisation de l'IA pour le génie électrique
Les outils pilotés par l'intelligence artificielle révolutionnent l'ingénierie électrique en améliorant l'efficacité de la conception, la précision de la simulation et la maintenance prédictive grâce à des techniques avancées d'analyse des données et de conception générative.

Les outils d'IA en ligne transforment rapidement l'ingénierie électrique en augmentant les capacités humaines dans la conception de circuits, l'analyse de systèmes, l'électronique, etc. fabricationet la maintenance des systèmes d'alimentation. Ces systèmes d'IA peuvent traiter de grandes quantités de données de simulation, de lectures de capteurs et de trafic réseau, identifier des anomalies complexes ou des goulets d'étranglement au niveau des performances, et générer de nouvelles topologies de circuits ou des algorithmes de contrôle beaucoup plus rapidement que les méthodes traditionnelles. Par exemple, l'IA peut vous aider à optimiser la disposition des circuits imprimés pour l'intégrité des signaux et la fabricabilité, à accélérer les simulations électromagnétiques ou de flux d'énergie complexes, à prédire les caractéristiques des dispositifs à semi-conducteurs et à automatiser un large éventail d'opérations de maintenance des systèmes d'alimentation. traitement des signaux et d'analyse des données.

Les invites fournies ci-dessous aideront, par exemple, à la conception générative d'antennes ou de filtres, à l'accélération des simulations (SPICE, simulations de champ électromagnétique, analyse de la stabilité du système électrique), à la maintenance prédictive où l'IA analyse les données des capteurs des transformateurs électriques ou des composants du réseau pour prévoir les défaillances potentielles, ce qui permet un entretien proactif et minimise les temps d'arrêt, à la sélection des matériaux semi-conducteurs ou à la sélection optimale des composants (par exemple, le choix du meilleur amplificateur optique pour des paramètres spécifiques), et bien d'autres choses encore.

  • Compte tenu des ressources et du temps disponibles sur le serveur, les invites elles-mêmes sont réservées aux membres enregistrés et ne sont pas visibles ci-dessous si vous n'êtes pas connecté. Vous pouvez vous inscrire, 100% gratuit : 

Adhésion requise

Vous devez être membre du site pour accéder à ce contenu.

Voir les niveaux d’adhésion

Vous êtes déjà membre ? Connectez-vous ici

Invitation à l'IA à Affiner la section méthodologique du document

Améliore un projet de section méthodologique d'un document technique en mettant l'accent sur la clarté, la cohérence et l'exhaustivité pour la recherche en génie électrique. Cette action permet d'améliorer la rigueur scientifique et la lisibilité du manuscrit.

Sortie : 

				
					You are an AI assistant specialized in scientific writing and editing for Electrical Engineering publications.
**Objective:** Critique and refine a draft methodology section for a research paper on electrical engineering ensuring clarity coherence and completeness.

**Input Details:**
- Draft Methodology Text: `{draft_methodology_text}` (Paste the existing draft of the methodology section).
- List of Key Measurement Techniques Used: `{key_measurement_techniques_list}` (e.g. SEM XRD Vector Network Analyzer Oscilloscope type specific testbeds).
- Desired Tone and Style: `{desired_tone_and_style}` (e.g. 'formal and concise for IEEE Transactions' 'detailed for a methods journal').

**Task:**
Provide a revised version of the methodology section. Your revisions MUST focus on:
1.  **Clarity:** Ensure all steps procedures and setups are described clearly and unambiguously. Define any non-standard terminology or acronyms.
2.  **Completeness:** Check if all essential information is present that would allow another researcher to replicate the experiments (e.g. equipment specifications settings materials parameters). Prompt for missing critical details if observed.
3.  **Logical Flow:** Organize the information logically typically in chronological order or by experimental setup.
4.  **Conciseness:** Remove any redundant information or overly verbose phrasing while maintaining rigor.
5.  **Adherence to Tone:** Ensure the language matches the `{desired_tone_and_style}`.
6.  **Highlight Key Techniques:** Ensure the `{key_measurement_techniques_list}` are appropriately detailed and integrated.

**Output Format:**
Return the revised methodology text. You MAY also provide a brief list of key changes or suggestions as comments preceding the revised text.

**IMPORTANT:**
- Assume the scientific validity of the methods; focus on the WRITING and PRESENTATION.
- Pay attention to common pitfalls in methodology writing in electrical engineering papers.
							

Invitation à l'IA à Identify Knowledge Gaps in Electrical Engineering Literature

This prompt helps identify knowledge gaps in scholarly electrical engineering literature on a given topic. The user inputs the topic and optionally key papers or keywords.

Sortie : 

				
					For the electrical engineering topic: 
 {topic} 
 and considering the following key papers or keywords: 
 {key_papers_or_keywords} 
 analyze existing literature to identify knowledge gaps, underexplored areas, and opportunities for future research. Provide a structured text report with sections for each gap identified and supporting rationale.
							

Invitation à l'IA à Générer une bibliographie des documents de référence

Cette invite demande à l'IA de générer une bibliographie d'articles fondamentaux dans un sous-domaine spécifié du génie électrique. L'utilisateur saisit le sous-domaine et, éventuellement, des filtres tels que la date ou les auteurs.

Sortie : 

				
					Generate a CSV bibliography list of seminal papers in the electrical engineering subfield: 
 {electrical_subfield} 
 applying these filters if any: 
 {filters} 
 The CSV must include columns: PaperTitle, Authors, Year, JournalOrConference, DOI or URL. Sort by relevance and citation count if possible.
							

Invitation à l'IA à Analyser l'évolution des technologies du génie électrique

Cette invite demande à l'IA d'analyser l'évolution historique et les perspectives d'avenir d'une technologie ou d'un concept spécifique du génie électrique. L'utilisateur fournit le nom de la technologie et la chronologie.

Sortie : 

				
					Analyze the historical development and evolution of the following electrical engineering technology: 
 {technology_name} 
 over this timeline: 
 {timeline} 
 Provide a markdown formatted report including key milestones, technological advances, influential researchers, and predicted future trends. Use headings, bullet points, and timeline tables where appropriate.
							

Invitation à l'IA à Identification des risques liés au système électrique

Cette invite permet d'identifier les risques potentiels et les modes de défaillance d'un système ou d'un composant électrique donné. L'utilisateur saisit la description du système et les conditions de fonctionnement, et l'IA produit une liste de risques structurée avec des évaluations de la gravité et de la probabilité.

Sortie : 

				
					Based on the following electrical system description: 
 {electrical_system_description} 
 and the operating conditions: 
 {operating_conditions} 
 identify all potential risks, failure modes, and hazards. For each risk, provide an assessment of severity (High, Medium, Low) and likelihood (High, Medium, Low). Format the output as a JSON array with objects containing RiskDescription, Severity, Likelihood, and SuggestedMitigation.
							

Invitation à l'IA à Évaluer les mesures de sécurité pour la conception électrique

Cette invite demande à l'IA d'évaluer l'efficacité des mesures de sécurité spécifiées dans une conception électrique sur la base des détails et des normes de conception fournis. L'utilisateur saisit les caractéristiques de la conception et les normes de sécurité pertinentes.

Sortie : 

				
					Given the electrical design features: 
 {design_features} 
 and the following safety standards: 
 {safety_standards} 
 evaluate the adequacy of the implemented safety measures. Provide a detailed markdown report with sections for compliance, potential weaknesses, and recommendations for improvement. Use bullet points and bold important terms.
							

Invitation à l'IA à Analyse quantitative des risques pour les systèmes électriques

Cette invite demande à l'IA d'effectuer une analyse quantitative des risques sur un système électrique spécifié, en utilisant des données d'entrée telles que les taux de défaillance et les temps d'exposition. L'utilisateur saisit les données de défaillance et les paramètres du système.

Sortie : 

				
					Using the following failure rates data in CSV format: 
 {failure_rates_data} 
 and system parameters: 
 {system_parameters} 
 calculate quantitative risk metrics such as Failure Probability, Risk Priority Number (RPN), and expected downtime. Return a CSV table with columns: Component, FailureRate, Severity, Occurrence, Detection, RPN, MitigationActions. Explain calculations briefly in comments if possible.
							

Invitation à l'IA à Proposer des stratégies d'atténuation des risques électriques

Cette invite permet à l'IA de suggérer des stratégies pratiques d'atténuation des risques électriques identifiés dans une configuration donnée. L'utilisateur fournit la liste des dangers et le contexte du système.

Sortie : 

				
					Given the following list of electrical hazards: 
 {hazard_list} 
 and the system context: 
 {system_context} 
 suggest detailed and practical mitigation strategies to reduce risks. Include engineering controls, administrative controls, and personal protective equipment recommendations. Structure the response with headings and bullet points.
							

Invitation à l'IA à Réglage des paramètres du modèle SPICE MOSFET

Guide l'IA pour suggérer des ajustements des paramètres du modèle SPICE pour un MOSFET spécifié afin de mieux correspondre à sa fiche technique ou aux performances de l'application cible. Cela permet de créer des simulations plus précises pour la conception de circuits. La sortie est un objet JSON avec les valeurs des paramètres suggérés et leur justification.

Sortie : 

				
					Act as a Semiconductor Device Modeling Engineer.
Your TASK is to suggest SPICE model parameter adjustments for the MOSFET identified by `{mosfet_part_number_or_datasheet_url}` to better align its simulation behavior with datasheet specifications or the needs of a `{target_application_focus}` (e.g.
 'High-frequency SMPS'
 'RF amplifier stage'
 'Low RDS(on) switching').
The goal is to match key performance metrics listed in `{key_performance_metrics_to_match_csv}` (e.g.
 'RDS(on)_at_Vgs=10V
Gate_Threshold_Voltage_Vth
Total_Gate_Charge_Qg
Output_Capacitance_Coss
Switching_Times_tr_tf').

**ANALYSIS AND SUGGESTION LOGIC:**
1.  **Datasheet Review (if URL/Part Number provided for live access):**
    *   Attempt to fetch and review the datasheet for `{mosfet_part_number_or_datasheet_url}`.
    *   Extract typical values for the `{key_performance_metrics_to_match_csv}`.
2.  **Identify Key SPICE Parameters:**
    *   Based on a standard MOSFET model (e.g.
 LEVEL 1
 LEVEL 3
 BSIM)
 identify SPICE parameters that MOST STRONGLY influence the `{key_performance_metrics_to_match_csv}`. Examples:
        *   `VTO` (Zero-bias threshold voltage) -> Vth
        *   `KP` (Transconductance parameter)
 `LAMBDA` (Channel-length modulation) -> RDS(on)
 I-V curves.
        *   `CGSO`
 `CGDO`
 `CGBO` (Gate overlap capacitances) -> Qg
 Coss
 Crss.
        *   `RD`
 `RS` (Drain/Source ohmic resistances) -> RDS(on).
        *   `TOX` (Gate oxide thickness) -> Affects VTO
 capacitances.
        *   Parameters influencing switching times (internal resistances
 capacitances).
3.  **Suggest Adjustments:**
    *   For each relevant SPICE parameter
 suggest a direction for adjustment (increase/decrease) or a target range if a generic model is being tuned.
    *   Provide a brief RATIONALE for each suggested adjustment
 linking it back to the `{key_performance_metrics_to_match_csv}` and `{target_application_focus}`.
    *   If a specific SPICE model level is assumed (e.g.
 BSIM4)
 mention it.

**OUTPUT FORMAT (JSON):**
Return a single JSON object structured as follows:
`{
  "mosfet_model_tuning_suggestions": {
    "target_mosfet": "`{mosfet_part_number_or_datasheet_url}`"
    "assumed_spice_model_level": "[e.g.
 BSIM4
 Level 3
 Generic Power MOSFET]"
    "parameter_adjustments": [
      {
        "spice_parameter": "VTO"
        "suggested_value_or_adjustment": "[e.g.
 Target 2.5V based on datasheet Vth
 or 'Slightly decrease if simulated Vth is too high']"
        "rationale": "Directly impacts gate threshold voltage
 critical for matching turn-on characteristics for `{target_application_focus}`."
        "related_metric": "Gate_Threshold_Voltage_Vth"
      }
      {
        "spice_parameter": "KP"
        "suggested_value_or_adjustment": "[e.g.
 Increase if simulated RDS(on) is too high]"
        "rationale": "Impacts channel conductivity and thus RDS(on) and current handling."
        "related_metric": "RDS(on)"
      }
      {
        "spice_parameter": "CGDO"
        "suggested_value_or_adjustment": "[e.g.
 Adjust to match Miller plateau in Qg curve or Crss from datasheet]"
        "rationale": "Gate-Drain capacitance significantly affects switching speed and total gate charge."
        "related_metric": "Total_Gate_Charge_Qg
Switching_Times_tr_tf"
      }
      // ... more parameter suggestions ...
    ]
    "general_tuning_notes": "Start with major DC parameters (VTO
 KP
 RDS(on))
 then refine AC/switching parameters (capacitances
 gate resistance). Iterative adjustments and comparison with datasheet curves are recommended. Consider temperature effects if relevant for `{target_application_focus}`."
  }
}`

**IMPORTANT**: The suggestions should be practical for an engineer working with SPICE models. If the AI cannot access the datasheet
 it should base suggestions on general knowledge of MOSFET parameters and their influence on the listed metrics.
							

Invitation à l'IA à Configuration de la simulation de l'antenne à réseau phasé

Décrit les étapes et les paramètres clés pour la mise en place d'une simulation électromagnétique d'une antenne réseau à commande de phase visant à calculer son diagramme de rayonnement en champ lointain et sa performance de balayage. Cette invite aide les ingénieurs en antennes à structurer leurs simulations électromagnétiques. La sortie est une liste de contrôle markdown.

Sortie : 

				
					Act as an Antenna Simulation Specialist using a generic EM solver (e.g.
 HFSS
 CST
 Feko).
Your TASK is to outline the setup for simulating a phased array antenna with `{number_of_elements}` elements
 spaced by `{element_spacing_wavelengths}` (in wavelengths).
The array is intended to be scanned to `{scan_angle_degrees_theta_phi}` (theta
 phi in degrees) at an operating frequency of `{operating_frequency_ghz}` GHz.
The primary goal is to determine the array's far-field radiation pattern and gain.

**SIMULATION SETUP CHECKLIST (Markdown format):**

**1. Element Definition & Simulation (if not using an ideal element pattern):**
    *   `[ ]` **Define Single Element Geometry**: Create the 3D model of a single antenna element (e.g.
 patch
 dipole
 horn). Specify materials.
    *   `[ ]` **Assign Port/Excitation**: Define a port for the single element.
    *   `[ ]` **Boundary Conditions for Single Element**: Use appropriate boundaries (e.g.
 PML or radiation boundary for standalone element simulation).
    *   `[ ]` **Solve Single Element**: Simulate the standalone element at `{operating_frequency_ghz}` GHz to obtain its embedded pattern or S-parameters if needed for array analysis.
    *   `[ ]` **Extract Element Pattern**: Save the far-field pattern of the single element if it will be used in an array factor calculation.

**2. Array Configuration & Excitation:**
    *   `[ ]` **Define Array Geometry**:
        *   Specify array type (e.g.
 linear
 planar rectangular
 circular). Assume linear or rectangular if not specified.
        *   Arrange `{number_of_elements}` elements with the specified `{element_spacing_wavelengths}`.
    *   `[ ]` **Calculate Element Phase Shifts for Scanning**:
        *   Determine the progressive phase shift (`alpha`) required for each element to steer the beam to `{scan_angle_degrees_theta_phi}`.
        *   Formula hint: For a linear array along x-axis
 `alpha = -k * d * sin(theta_scan_desired)`
 where `k = 2*pi/lambda` and `d` is element spacing from `{element_spacing_wavelengths}`.
    *   `[ ]` **Apply Excitations to Array Elements**:
        *   Set the magnitude of excitation for each element (typically uniform unless amplitude tapering is used for sidelobe control).
        *   Set the phase of excitation for each element according to the calculated progressive phase shift for the desired `{scan_angle_degrees_theta_phi}`.
    *   `[ ]` **(Alternative if simulating full array directly)** Define individual ports for each element in the full array model.

**3. Full Array Simulation Setup (if not using Array Factor approach):**
    *   `[ ]` **Enclose Full Array**: Define a radiation boundary (PML
 absorbing
 far-field box) sufficiently large around the entire array.
    *   `[ ]` **Mesh Settings**: Ensure mesh is fine enough around elements and in regions of strong fields
 particularly at `{operating_frequency_ghz}`. Consider mesh convergence study.

**4. Solution Setup:**
    *   `[ ]` **Frequency Sweep**: Define solution frequency around `{operating_frequency_ghz}` GHz. A single frequency point is fine for pattern
 or a narrow band for S-parameters.
    *   `[ ]` **Solver Type**: Choose appropriate solver (e.g.
 FEM
 MoM
 FDTD).
    *   `[ ]` **Convergence Criteria**: Set appropriate criteria for solver convergence.

**5. Post-Processing & Results Extraction:**
    *   `[ ]` **Far-Field Radiation Pattern**: Calculate and plot 2D (azimuth/elevation cuts) and 3D far-field patterns.
    *   `[ ]` **Key Metrics**:
        *   Peak Gain / Directivity at `{scan_angle_degrees_theta_phi}`.
        *   3dB Beamwidth in principal planes.
        *   Sidelobe Levels (SLL).
        *   Grating Lobe locations (check if spacing and scan angle cause them).
    *   `[ ]` **Input Impedance / S-parameters**: Check active input impedance of elements if full array is simulated with individual ports.
    *   `[ ]` **Array Factor (if used)**: If using array factor + element pattern
 combine them correctly.

**6. Parametric Sweeps / Optimization (Optional Next Steps):**
    *   `[ ]` Sweep scan angle to observe pattern changes.
    *   `[ ]` Vary element spacing or amplitude/phase distributions to optimize performance (e.g.
 for lower sidelobes).

**IMPORTANT**: If simulating a large array
 consider using domain decomposition
 finite array assumptions
 or array factor techniques if full-wave simulation of all elements is computationally prohibitive. Ensure consistency in coordinate systems.
							
Table des matières
    Añadir una cabecera para empezar a generar el índice

    DÉFI DE CONCEPTION ou DE PROJET ?
    Ingénieur mécanique, chef de projet ou de R&D
    Développement de produits efficace

    Disponible pour un nouveau défi à court terme en France et en Suisse.
    Contactez-moi sur LinkedIn
    Produits en plastique et en métal, Conception à coût réduit, Ergonomie, Volumes moyens à élevés, Secteurs réglementés, CE et FDA, CAO, Solidworks, Lean Sigma Black Belt, médical ISO 13485 Classes II et III

    Nous recherchons un nouveau sponsor

     

    Votre entreprise ou institution s'intéresse à la technique, à la science ou à la recherche ?
    > envoyez-nous un message <

    Recevez tous les nouveaux articles
    Gratuit, pas de spam, email non distribué ni revendu

    ou vous pouvez obtenir votre adhésion complète - gratuitement - pour accéder à tout le contenu restreint >ici<

    Sujets abordés : invites de test, validation, saisie par l'utilisateur, collecte de données, mécanisme de retour d'information, tests interactifs, conception d'enquêtes, tests d'utilisabilité, évaluation de logiciels, conception expérimentale, évaluation des performances, questionnaire, ISO 9241, ISO 25010, ISO 20282, ISO 13407, et ISO 26362.

    1. Megan Clay

      l'efficacité de l'IA à générer des invites dépend-elle largement de la qualité des données d'entrée ?

    2. Lance

      des projets d'ingénierie également ? Discutons-en également.

      1. Fabrice

        L'IA n'est pas une solution miracle !

    Laisser un commentaire

    Votre adresse e-mail ne sera pas publiée. Les champs obligatoires sont indiqués avec *

    Articles Similaires

    Retour en haut

    Vous aimerez peut-être aussi